在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1853|回复: 3

[讨论] dc约束中如何获取leaf pin?

[复制链接]
发表于 2017-10-14 22:32:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想在某一层的一个module内的寄存器输出上创建时钟,于是需要去get_pins得到这个寄存器的Q端。

我觉得有两种办法:
1. 先不加约束跑一边得到netlist,然后打开netlist找到这个寄存器cell的路径与pin。这种方法缺点是这个cell后面可能会变化,那么之前找到的cell信息就不正确了
2. 在rtl中手动插入一个buffer就能一直在那里。这种方法缺点是需要改动rtl

请问一般这个是怎么处理的啊?
发表于 2017-10-16 08:54:46 | 显示全部楼层
回复 1# 河源皮

把这个reg也用standard cell例化
发表于 2017-10-16 09:52:05 | 显示全部楼层
比如这段代码是,在module clk_div_gen中
always@(pos clk)
if (cnt == )
   clk_div <= !clk_div;
[get_pins clk_div_gen/clk_div_reg/Q],应该就可以了
 楼主| 发表于 2017-10-17 09:23:11 | 显示全部楼层
回复 3# haimo


    对  只能get_pins   xxx_reg/Q    没有xxx_reg/CLK
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:24 , Processed in 0.019825 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表