在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: 何思宇

[原创] 天线效应与ESD

[复制链接]
发表于 2018-1-4 16:40:35 | 显示全部楼层
谢谢分享
发表于 2018-1-6 00:08:21 | 显示全部楼层
多谢分享
发表于 2018-5-5 21:17:08 | 显示全部楼层
好东西,谢谢分享
发表于 2018-5-5 21:18:15 | 显示全部楼层
这个还有EM的介绍。
发表于 2018-5-7 14:21:01 | 显示全部楼层
谢谢分享
发表于 2018-5-18 17:16:09 | 显示全部楼层
ESD博大精深啊
发表于 2018-7-6 17:17:24 | 显示全部楼层
谢谢分享
发表于 2018-7-27 18:35:54 | 显示全部楼层
啊啊啊啊啊啊啊啊啊啊啊啊啊啊
发表于 2018-7-30 09:36:47 | 显示全部楼层
看过了,不错,对天线效应有了更深刻的了解
发表于 2018-7-30 10:44:27 | 显示全部楼层
回复 1# 何思宇

补充意见:1.集成电路(IC)制造etching工序中的天线效应至静电荷源未提及。
应是RF Plasma的VDC,如果RF高压是加在Wafer上的,etching中的plasma会在靠近wafer近场产生一个负静电压。
2.天线效应的ESD发生机理未阐释到位。
静电荷在MOS gate上的累积到gate氧化层达到其静电击穿的程度时,gate氧化层由绝缘状态转变为导体状态,从而引发剧烈的静电放电,即ESD。另外,在集成电路制造的生产工艺中,几乎不存在HBM ESD(人体对集成电路的静电放电),尤其是自动化操作的etching等真空设备环境内。
3.集成电路(IC)各pin的双向二极管保护,是在集成电路wafer Fab完成后(即IC的结构制备完成)才会发生其应有的ESD保护作用,但在集成电路的wafer Fab中,也就是集成电路每膜层的制备过程中,绝大多数情形是这些ESD保护二极管还未做好,当然就谈不上在这些工序内的ESD保护。

  国内的ESD保护,相当大的比重都在谈基础技术理论,而且集中在on-chip的ESD保护,但在集成电路制造过程中的ESD保护阶段,太少、太少。可以了解一下,国内的几大集成电路制造企业(晶圆制造)的ESD不良损失的解决状况。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:55 , Processed in 0.026877 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表