在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1811|回复: 5

[求助] lvs版图提成pdw2

[复制链接]
发表于 2017-10-10 20:47:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教各位大大,有一个版图,各个部分lvs通过,拼在一起的时候出现一个问题,总是一个管子对不上
反相器和一个控制管提成pdw2,怎么解决,有经验的求指教啊,急,谢谢 !!!  





                               
登录/注册后可看大图

                               
登录/注册后可看大图
发表于 2017-10-11 09:16:24 | 显示全部楼层
应该是top上连线有错吧!建议用hcell方式run lvs看看,也许会比较明了。
 楼主| 发表于 2017-10-11 14:29:18 | 显示全部楼层
回复 2# Snowy2016
大神,这个电路另外一台服务器能跑lvs能跑通,为啥我跑不通,总是有问题,还指望做通lvs之后,进行后仿真呢,现在卡在这里两天了,这个问题一般是什么原因,新手,不太熟悉,谢谢了!!!
发表于 2017-10-11 14:34:32 | 显示全部楼层
1、另一台服务器能跑过?请check一下两边用的数据是不是完全一致:gds、cdl、runset(包含所有option);2、一般数据量比较大的gds,建议使用hierarchy的方式去跑验证,提升效率,也便于debug error;3、若有必要可以在跑验证时设定使用多个CPU一起run
 楼主| 发表于 2017-10-11 15:10:44 | 显示全部楼层
回复 4# Snowy2016
多谢多谢!问题解决了,原来版图是top1中调用top,而线路是直接把top复制到top1中,不行。现在线路里面top1调用top的symble就可以跑通了,可能是层次结构要一致。
发表于 2017-10-11 16:29:16 | 显示全部楼层
回复 5# cccg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 03:25 , Processed in 0.022358 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表