在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3271|回复: 4

[求助] lvs文件中如何合并多个pin

[复制链接]
发表于 2017-10-10 15:33:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在写一个JFET管子的lvs文件时,管子的识别区域(body)内有两个gate(都是同一个管子的gate),也有多个drain,在做lvs时需要把多个gate和drain分别用金属线连接起来才能识别出管子,请问怎么写才能在做lvs的时候不需要用金属线把多个gate和drain连接起来就能识别出来呀?
发表于 2017-10-10 17:54:01 | 显示全部楼层
回复 1# laohuchiren


   lvs--gats--reduce split gates
设置一下就可以了
发表于 2017-10-11 09:22:34 | 显示全部楼层
将runset中“LVS REDUCE SPLIT gateS”设定为YES即可。
 楼主| 发表于 2017-10-11 10:33:25 | 显示全部楼层
回复 3# Snowy2016


    还是不行呀!主要是自己写的一个器件,然后在识别管子的时候,单个管子识别区域里边有了两个gate(一个管子有两个gate,不是两个管子合并在一起的原因),这样子在做lvs的时候就会报(too many pins)图中蓝色为gate,有两圈 IMG_20171011_102412.jpg
发表于 2017-10-18 18:41:07 | 显示全部楼层
这个是lvs识别device的时候定义成这样的,必须连到一块识别,否则会报bad device,如果需要分开识别,需要修改lvs device的seed layer
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 19:53 , Processed in 0.030049 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表