在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1672|回复: 0

[原创] Altera FPGA PCI IP核调试问题请教

[复制链接]
发表于 2017-9-25 14:48:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大神:
     本人最近在做一个板卡,板卡主控采用ALTERA FPGA,FPGA通过PCI IP核和上位机通信,现在遇到一个很麻烦的问题。由于设计比较复杂,FPGA内部功能模块比较多,在调试FPGA内部模块(非PCI ip核)需要对FPGA进行重复烧写调试,这样问题就来了,FPGA一重新烧写程序,PCI总线工作就不正常了,需要重新启动系统PCI才能正常工作,那位大神有没有办法让烧写完程序后不重启系统也能正常通信。
     本人认为一开始系统已经识别到模块了,总线也能正常工作,重新烧写程序Ip核部分代码是一样的没有改动,那应该还能继续通信才对啊,现在情况是烧完程序不重启,资源管理器上面PCI设备还在,系统没有任何提示异常,但是PCI总线读写就不正产,重启系统就好了。自己有两个思路,但是不知道怎么实现:一个是烧写程序的时候只烧写其它部分,PCI IP部分不烧写(sof文件),不知能否实现?重启太麻烦了,浪费很多时间,请各位大侠帮忙,感激不尽!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:08 , Processed in 0.014862 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表