在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2237|回复: 4

[求助] 请教ucf约束文件错误!

[复制链接]
发表于 2017-9-23 02:50:24 | 显示全部楼层 |阅读模式
10资产
Xilinx ISE Design Suite 12.3

器件是XC5VLX220

管脚约束文件这句话出错:

NET "cina[0]"  LOC = "G17"  ;//输入数据

ERROR:MapLib:30 - LOC constraint G17 on cina<0> is invalid: No such site on the
   device. To bypass this error set the environment variable 'XIL_MAP_LOCWARN'.

可是仔细查了datasheet,器件型号和管脚没选错啊?

具体见附件

可为什么会报错呢?
1.bmp
2.bmp
3.bmp
发表于 2017-9-23 02:50:25 | 显示全部楼层

pinout

pinout
发表于 2017-9-25 21:01:23 | 显示全部楼层
NC那一栏有这个封装说明就不能用
发表于 2017-9-26 12:06:15 | 显示全部楼层
到pin plan頁面選擇實際存在的pin。
 楼主| 发表于 2017-9-26 22:57:50 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:44 , Processed in 0.024797 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表