xilinx和altera的自带工具综合布线后能用pt做时序分析么

wangyangcha · 发表于 2017-9-19 21:23:55

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

自带工具的输出文件pt认么？库文件pt认么？

wide_road · 发表于 2017-9-21 15:40:36

本帖最后由 wide_road 于 2017-9-21 16:02 编辑

且不說pt能否做到，首先設置environment也是極其繁瑣，涉及到xilinx或altera的library，constraints格式，比如fpga的PLL, ram, LUT, ff這些cell library是xilinx自己定義的，不是asic eda工具通用的。還有就是netlist的格式跟asic的也不一樣，ise用ngc，vivado用dcp都不同於dc或icc導出的格式。
所以，我認為pt不能做到分析fpga的timing。

還是用他們自帶的xilinx/altera 自帶的工具做timing分析比較方便。

glace12123 · 发表于 2017-9-22 08:20:57

可以用pt做，我见过有搞代码评测的公司这样做过，但是没有任何卵意义，fpga后端根本和if的做法都不一样

[求助] xilinx和altera的自带工具综合布线后能用pt做时序分析么

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3