在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1409|回复: 4

[求助] 求助: 各位上仙, 130nm工艺下,data_path 和 clock_path上的transition一般设多大?

[复制链接]
发表于 2017-9-13 10:53:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求助: 各位上仙, 130nm工艺下,在sdc中 "data_path" 和 "clock_path”上的transition一般设多大?  谢谢!
发表于 2017-9-13 14:25:58 | 显示全部楼层
data path:可以参考你的standard cell的lib文件中的二维表,取input transition表中(一般七个值,跟第三个值差不多就可以)的中间靠左的一个值即可,clock path参考你的时钟,尽量不要太大,也不要过分小,比data path上的transition小,其实也没有什么硬性的规定,看design吧,上面的答案仅参考一下,
 楼主| 发表于 2017-9-13 16:05:21 | 显示全部楼层
回复 2# zhanggd


    多谢上仙!
发表于 2017-9-13 18:26:47 | 显示全部楼层
0.5 0.4
发表于 2017-9-14 16:41:19 | 显示全部楼层
1 foundry的 document 都有一个建议值, 通常包含 clock tran 跟data tran
2 查表法的核心是要在表内,就会准确, 所以你可以自己顶一个 max tran 位于 lib 表的中央比较好
3 看设计 , 要求不高情况, 只要不超表,就不管了。 甚至有些一次性配置信号,你如果确认慢慢配过去不会出错, 超表又如何 ,具体情况具体分析。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:44 , Processed in 0.023518 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表