在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yaya126

[原创] low power RTL 设计优化

[复制链接]
发表于 2017-10-26 21:33:31 | 显示全部楼层
感谢分享经验
发表于 2017-10-27 01:15:36 | 显示全部楼层
thnx!
发表于 2017-10-27 02:01:50 | 显示全部楼层
Low Power 架构设计主要是4点:
1:时钟结构和功能结构的耦合关系,尤其是mem
2:电源结构和时钟结构的耦合关系
3:电源结构对电压的选择
4:工艺

3和4是顶层决定的,但1和2得在模块级确定功能性Spec的时候同时由设计者本人进行确定。经验上来看,功耗效果不够优化的原因,无数次是因为functional spec无法和power spec同步,甚至设计者都不是一个人,最后为了保证function或者不愿意改太多东西而牺牲power。

其他的不重要,除非有特别限制。
发表于 2017-10-27 09:11:47 | 显示全部楼层
这文章 真好 !
发表于 2017-10-28 16:49:10 | 显示全部楼层
必须支持楼主。
发表于 2017-10-28 18:42:26 | 显示全部楼层
回复 17# yaya126


   这个很棒!!
发表于 2017-10-29 14:11:31 | 显示全部楼层
好帖子 我能说我就是负责Mentor PPro工具的么
发表于 2017-10-29 15:28:30 | 显示全部楼层
是个好东西
发表于 2017-10-29 21:36:57 | 显示全部楼层
这篇文章太厉害了,给lz点歌赞,也来学习下lz脚本怎么写的~
发表于 2017-10-30 10:27:57 | 显示全部楼层
微信推送,读后受益良多,感谢楼主分享。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 08:00 , Processed in 0.026270 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表