在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2535|回复: 4

[求助] verdi命令行导入设计(库中)问题

[复制链接]
发表于 2017-8-27 00:46:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verdi导入设计命令中:
vericom -lib <库名> block1.v  block2.v  block3.v 对应的<库名>是怎么查看的?

*Error* failed to open source file "vericom" with read access: No such file or directory
此错误是不是因为所用的库名不对引起的?望赐教!!!
 楼主| 发表于 2017-8-27 10:07:03 | 显示全部楼层
召唤大神!!!
 楼主| 发表于 2017-8-27 13:43:25 | 显示全部楼层
自顶,别沉啊!!!
发表于 2017-9-2 07:25:13 | 显示全部楼层
召唤大神!!!
发表于 2017-9-5 09:09:35 | 显示全部楼层
你好  能求助你一个关于verdi的问题么,自己创建了一个.v的文件,导入到verdi里报错了。/home/sunsh/crj_work/verditest/adder4.v(1): *Error* usage of using constructs outside of modules or primitives is supported only if the option '-sv' is specified
这个是什么原因呢?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:44 , Processed in 0.019868 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表