IC5141 layout LVS报错，求助大神。

gl9410 · 发表于 2017-8-20 21:47:33

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

求助大神，我在做一个电路结构的版图绘制，然后LVS过不了，图1是原理图，图2是layout图，图三，四是报错情况，有大神可以帮下我么，小弟先谢过了。

柳淑 · 发表于 2017-8-21 10:43:33

你DRC跑过没?

gl9410 · 发表于 2017-8-21 11:14:02

回复 2# 柳淑

跑了过了，只有覆盖率的几个选项没过。

yushiji · 发表于 2017-8-21 11:17:24

哥们，你的M1/M3的衬底端接的不是gnd啊，这样肯定会错的

gl9410 · 发表于 2017-8-21 12:29:07

回复 4# yushiji

谢谢你的回复，我该怎么接呢，我是小白，还望指教下，这样可以吗？

yushiji · 发表于 2017-8-21 13:22:14

回复 5# gl9410

要看你是什么工艺，如果你工艺有DNW这层，那么可以把所有的n管放在dnw里面，然后M1/M3放在一起，单独外面包一圈NW,这个形成PW(hot pw)这样就可以了，没有这个dnw，就需要使用PSUB2这个层次把M1/M3包起来，这样LVS是过得，但是物理上M1/M3和其他N管其实还是通过衬底软连接在一起的，但是由于一般衬底的电阻超大，这种软连接可能实际对你电路性能并不会有多大影响，但是不建议这种方法，最好放在DNW（深阱）里面

Aimee_luo · 发表于 2017-8-21 13:23:51

M1/M3衬底不需接地，电路接的信号线，你要根据电路接，前面的版图是衬底没有接所以会报错的。

yushiji · 发表于 2017-8-21 13:33:02

回复 5# gl9410
你的M1M3衬底电位是独立的，都不是gnd，放两个PSUB2层次包起来，两个PSUB2区域的电位分别是两个N管的source端电位，这种放大不建议，PSUB2是为了配合lvs存在的层次，物理上不做这个层，所以其实物理上这两个管子还是和gnd软连接的，但是呢，由于衬底的电阻非常大，所以其实性能不会有很大影响；第二种方法是引用dnw这个层次，把所有的n管放在dnw里面，分别用单独的nw把M1、M3包起来，这样每个当初的nw中间挖空放nmos的区域就是单独的pw（可以不是gnd电位），这才是这种管子的最正确处理方式。没有DNW（深阱）就只能用PSUB2了吧

jueduilk · 发表于 2017-8-21 14:13:19

你的电路 M1 M3 衬底端没有接GND 你的layout画法相当于接gnd了如果想让lvs 过要么改电路让接地要么改layout 让M1 M3衬底分别接其S端

存在感 · 发表于 2017-8-21 16:29:13

其实错误不在layout，错误在电路。
nch 是不可能实现b端不接地的。
找你的电路设计人员麻烦去吧。他是一神坑

[求助] IC5141 layout LVS报错，求助大神。

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3