在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2744|回复: 7

[讨论] pcie TLP的传输

[复制链接]
发表于 2017-8-17 09:30:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
@%ZVHK[DGS_Y]D$IQLI_3IO.png PCIE 传输的TLP共有5种事物类型,对于FPGA这边来说是不是只用得到,Memory和I/O类型的?其他的类型是上位机用来配置PCIE的,这样理解对吗?如果不对,其他类型的TLP是怎样用的?
发表于 2017-8-17 09:51:37 | 显示全部楼层
跟我的理解一样
发表于 2017-8-17 18:54:37 | 显示全部楼层
configuration是,但message不是
发表于 2017-8-18 16:16:51 | 显示全部楼层
这个应该是因为厂家的IP帮你实现了吧
发表于 2017-8-19 09:46:40 | 显示全部楼层
FPGA也可以读写其它配置空间吧?只是一般不这么做?
 楼主| 发表于 2017-8-21 08:46:34 | 显示全部楼层
回复 5# pumpkin

FPGA 的pcie IP可配置成EP,RP,可能配置不一样用的不一样
发表于 2017-8-27 17:38:14 | 显示全部楼层
首先你的FPGA是做EP还是RP,这个你要确定下来,对于用作RP,这些传输理论上最好都支持
而EP就只要支持MR/W
另外这些所有的传输类型理论上应该都是通过address mapping 的方式来指定的,只是一个译码过程
具体的操作由IP内核完成
 楼主| 发表于 2017-8-29 08:46:23 | 显示全部楼层
回复 7# meiming

嗯,对的。当作为EP时,上位机对FPGA的读写是不是都是对BAR寄存器的读写,然后根据自己定义的寄存器的含义来解码,以此来获得读写指令???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 10:25 , Processed in 0.026626 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表