在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3058|回复: 1

[求助] 请教sigrity 中PCB+PKG的ERC流程

[复制链接]
发表于 2017-8-10 14:20:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位大牛一个问题,我用SPEED2000做PCB的ERC,评估trace的阻抗和耦合情况,现在我想把PCB和芯片封装(BGA SUBSTRATE)merge在一起,trace一个完整到die的bondpad的路径阻抗分布和trace之间的耦合情况,merge都merge进去了,按照ERC流程也仿真完了看到了报告,但发现PACKAGE的阻抗非常不合理,意识到是设置PCB堆叠导致的,我是按照PCB的堆叠做的设置,但封装基板的堆叠完全不同。
所以我请教的问题是,这种merge PKG的ERC仿真抽取,怎么设置两种堆叠情况?多谢
发表于 2018-6-4 12:27:20 | 显示全部楼层
thanks
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 22:49 , Processed in 0.015275 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表