在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1724|回复: 2

[求助] 关于FIFO在ASIC中实现的一个问题

[复制链接]
发表于 2017-8-8 22:36:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我们都知道,fifo作为一种优秀的数据缓冲存储部件,一直是IC设计中不可或缺的常用结构之一。

FPGA中,不论FIFO是来自于EDA工具自带的IP Management获得的,还是用户自己搭建的,FIFO的本质都是基于BlockRAM(或Distributed RAM、SRL)等有存储功能部件,外加一些控制逻辑,从而实现FIFO的功能的。当你使用一个Bram块搭建FIFO后,即时这个FIFO的容量很小,这个RAM块也不能另作他用了。


asic中,有专门的基于工艺库的FIFO可以直接使用,也可以自行搭建,不论是哪一种,倘若FIFO容量很小,也不会出现类似FPGA中存储资源浪费的现象,这里我说的对吗
发表于 2017-8-9 09:45:31 | 显示全部楼层
顶一下
发表于 2017-8-9 14:43:27 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 20:26 , Processed in 0.018695 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表