在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 宴雨淋淅

[求助] Layout中ESD,SAB层次覆盖住I/O的驱动级MOS是否降低其驱动强度?

[复制链接]
发表于 2018-2-7 15:00:19 | 显示全部楼层
顶下楼主先,有没有高手知道答案的
发表于 2018-2-7 22:19:32 | 显示全部楼层
我想是因为,MOS管整体做了SAB,那么相当于S,D,G都串入了一个电阻。
发表于 2019-11-29 12:29:17 | 显示全部楼层
N管漏级注入SAB,那么就相当于注入SAB的区域称变成了rnplus_sab,根据方阻可以计算出这一区域的阻值。栅注入SAB和P管源漏注入SAB同理。
发表于 2022-3-5 11:21:12 | 显示全部楼层


SALICIDE这一层一般用在高值电阻与ESD器件上,即多晶硅块区域没有覆盖在上面,添加了SAB层的器件的区域电阻值就会抬高,可以看成是一个薄的高值注入层,为增大单位面积POLY电阻阻值和ESD的耐压等特性作出了贡献,但是如果加在了驱动管子的上面会对管子的VTH有影响,因为加大了BODY电阻,仿真响应时间也会延长。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:14 , Processed in 0.020021 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表