set_multicycle_path 约束 -setup 0, -hold 1

dyytx · 发表于 2017-7-18 10:22:57

您需要登录才可以下载或查看，没有账号？注册

x

set_multicycle_path -setup 0 ......
set_multicycle_path -hold 1....

应该怎么理解这个约束？

sdlyyuxi · 发表于 2017-7-18 18:30:04

回复 1# dyytx

我的理解是，
setup 在当前沿检查；我猜想你这个design是利用skew来采样的吧
hold 基于setup的沿向前推2个

dyytx · 发表于 2017-7-18 21:48:00

输入a，a经过延迟产生b，
clk=a^b;

sdlyyuxi · 发表于 2017-7-19 07:27:56

回复 3# dyytx

a^b 之后相对a来说没有延时吗？

dyytx · 发表于 2017-7-19 17:36:08

回复 4# sdlyyuxi
异或之后取反，时钟上升沿应该应该就有延时了

dyytx · 发表于 2017-7-19 17:37:45

回复 4# sdlyyuxi

hold那个有点不太理解，在具体设计中，时钟沿之间的间隔很长，不是那种周期性的

dyytx · 发表于 2017-8-18 09:41:12

？？？？

dyytx · 发表于 2017-8-23 21:27:35

?????????

xiaoyisimonguo · 发表于 2017-8-24 12:40:13

回复 1# dyytx

I thought these below make more sense
set_multicycle_path -setup 1 ......
set_multicycle_path -hold 0....

hitten · 发表于 2017-8-25 16:23:30

multicycle是设计出来的，并非sta人员随便添加的约束。
楼主写的multicycle的设置，能否解释一下是什么样的设计需要这样子约束？
我感觉这是sta人员意想出来的。

[求助] set_multicycle_path 约束 -setup 0, -hold 1