在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4020|回复: 15

[资料] verilog和vhdl Testbench编程指南

[复制链接]
发表于 2017-7-7 08:51:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
verilog和vhdl Testbench编程指南,很好的讲解了两种语言的测试的编写,例子丰富,共39页,有图
小Q截图-20170707085110.png

verilog和vhdl Testbench编程指南.pdf

965.45 KB, 下载次数: 151 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2017-7-7 20:06:22 | 显示全部楼层
yiding kankan
发表于 2017-7-8 08:52:10 | 显示全部楼层
回复 1# yhsy1002


    thanks
发表于 2017-7-8 13:48:19 | 显示全部楼层
谢谢分享,看看先。
发表于 2017-8-21 23:37:07 | 显示全部楼层
谢谢分享
发表于 2017-9-27 17:35:34 | 显示全部楼层
谢谢分享
发表于 2017-9-29 20:33:55 | 显示全部楼层
谢谢分享
发表于 2018-6-21 15:32:31 | 显示全部楼层
thank you very much
发表于 2018-7-22 14:55:05 | 显示全部楼层
thank you very much
发表于 2020-2-21 10:35:04 | 显示全部楼层
dingding!!!1
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 02:44 , Processed in 0.033412 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表