在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1344|回复: 5

[资料] good material to show the delays in verilog HDL

[复制链接]
发表于 2017-6-14 13:30:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
CummingsHDLCON1999_BehavioralDelays_Rev1_1.pdf (63.45 KB, 下载次数: 23 )
发表于 2017-6-14 20:51:42 | 显示全部楼层
学习一下!!!!!!
发表于 2017-6-15 10:54:57 | 显示全部楼层
感谢楼主分享!
发表于 2017-8-8 10:05:43 | 显示全部楼层
资料很好
发表于 2017-8-21 02:28:45 | 显示全部楼层
謝謝你的分享
发表于 2018-7-22 10:10:10 | 显示全部楼层
謝謝你的分享~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-19 17:11 , Processed in 0.023934 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表