在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
123
返回列表 发新帖
楼主: 叶落

[求助] MOS管上的gate可以打孔么?

[复制链接]
发表于 2017-7-10 08:42:54 | 显示全部楼层
回复 20# 戴上面具做人
请问一下为什么CT在poly上面,那active在mos源漏处的CT怎么解释?但是有一点可以确定,poly CT确实可以打在active内,前提是有隔离层
发表于 2017-7-11 15:20:23 | 显示全部楼层
16nm工艺下是可以的。
发表于 2017-7-11 16:17:07 | 显示全部楼层
回复 22# 德布劳内
像这种可以打孔的工艺,在上面打孔,会不会影响器件的性能?
发表于 2017-7-11 17:24:29 | 显示全部楼层
回复 23# 故园入梦


   不会的,甚至pdk里面就有这种做法。但在16nm工艺其实不是打孔,它在via0和poly、OD间多了一层layer,这个layer是可以放在poly的任何位置的。但一般只用在stdcell上。
发表于 2017-7-12 09:35:53 | 显示全部楼层
回复 21# kevin_l


    因为有制作顺序啊,先有active 然后做栅,然后注入,再然后才是做contact,所以做contact 的时候栅已经在下面了,这个时候源漏上面并没有东西挡住所以contact 可以把源漏接出来,不对吗?
发表于 2017-7-12 10:11:36 | 显示全部楼层
回复 25# 戴上面具做人
是啊,但还会影响栅的开启电压
发表于 2017-7-12 22:21:22 | 显示全部楼层
回复 26# kevin_l


    我也是觉得会影响到管子的性能什么的,但是那个连接就不是很能理解了
发表于 2017-7-14 15:51:18 | 显示全部楼层
本帖最后由 Mavis_Zh 于 2017-7-14 15:52 编辑

一般是不允许的,就算你打孔了也会有DRC 和LVS错误。因为你的管子很大,建议你在poly两侧打孔,用metal连接起来。可以减小RC充电时间。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:51 , Processed in 0.022981 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表