在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1872|回复: 1

[求助] 求大侠指导 XILINX A7系列 Failed Timing

[复制链接]
发表于 2017-5-19 12:00:46 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
该项目的目的是从相机取过来数据,  然后缓存到DDR3, 再在VGA上显示, 建了个MIG控制器, 但是在DDR3_top文件中将MIG控制器的app_rd_data信号传输给ddr3_top的输出信号也就是o_vga_data时报错  时序错误





  1.    //与VGA输出对接模块
  2.        input                      i_vga_addr,
  3.        output                     o_vga_data_valid, //vga读ddr数据
  4.        output  [255:0]            o_vga_data,
  5.       
  6.        output  [3:0]              state  //观察   
  7.     );  
  8.    
  9.            wire    [27:0]        app_addr;
  10.            wire    [2:0]         app_cmd;
  11.            wire                  app_en;
  12.            wire    [255:0]       app_wdf_data;
  13.            wire                  app_wdf_end;
  14.            wire                  app_wdf_wren;
  15.            wire    [31:0]        app_wdf_mask;
  16.            wire                  app_rd_data_valid;
  17.            wire    [255:0]       app_rd_data;
  18.            
  19.            assign o_vga_data = app_rd_data;
  20.            assign o_vga_data_valid = app_rd_data_valid;


复制代码
截图.png
截图0.png
 楼主| 发表于 2017-5-19 14:26:19 | 显示全部楼层
不能沉了啊   求大侠指导
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:53 , Processed in 0.018014 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表