在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7723|回复: 21

[原创] 《计算机原理与设计:Verilog HDL版》cpu设计源代码(ModelSim仿真)

[复制链接]
发表于 2017-5-6 11:45:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在学习《计算机原理与设计:verilog hdl版 李亚民》,书中有完整的verilog代码(但不包括testbench),包括ALU设计(第四章),单周期cpu设计(第五章),多周期CPU设计(第7章),流水线CPU设计(第8章),FPU设计(第9章)。 0.png
       过去2周,学习了第4章“指令系统及ALU设计”,按书本完成了verilog coding和testbench,并在modelsim中仿真成功,现特意将ALU源代码和笔记文件一并分享出来。
20170506ALU.zip (48.7 KB, 下载次数: 153 )

1 modelsim.png

第4章 ALU设计与仿真.doc (212 KB, 下载次数: 81 )

2.png


本人是名后端工程师,学习CPU设计纯粹是好奇心促使。希望能得到大家的支持和建议,也希望自己坚持继续学习,后面章节的源代码也能尽快分享出来。
发表于 2017-5-6 21:31:52 | 显示全部楼层
thanks.nice
发表于 2017-5-7 21:19:16 | 显示全部楼层
谢谢分享,谢谢分享
发表于 2017-10-15 23:10:42 | 显示全部楼层
回复 1# 真我个性

值得学习!谢谢分享。
发表于 2017-10-16 16:47:10 | 显示全部楼层
Thanks
发表于 2018-3-27 10:16:23 | 显示全部楼层
回复 1# 真我个性


    Thanks for sharing
发表于 2018-4-12 23:40:51 | 显示全部楼层
回复 1# 真我个性


    thanks for sharing
发表于 2018-4-16 23:29:36 | 显示全部楼层
谢谢分享!!!!!!!!!!
发表于 2018-4-28 11:53:09 | 显示全部楼层
多谢楼主
发表于 2018-4-30 10:43:48 | 显示全部楼层
谢谢楼主分享,看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 22:48 , Processed in 0.029208 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表