请教xilinx FPGA ISERDES的Bitslip的使用

xduryan

我的理解：
      ISERDES的bitslip功能就是对解串后的并行数据bit位置进行调整。

      那么问题来了：
             （1）进入ISERDES等待解串的数据是由一个CLKDIV周期来界定的，如上图事件1所示，
               CLKDIV界定了CDBA。
             （2）我们经常用ISERDES来做LVDS视频信号的解串，视频信号在一个CLKDIV内一般传输一个像素，
              上图所示的CDBA很显然来自于两个不同的像素，在两个不同像素的bit间怎么调整位置，它还是属于两个像素，那么bitslip操作还有什                 么意义？

本人最近研究xilinx 的xapp585文档，并看了example design。设计里先用idelay对数据进行延迟，找准采样点；完了，再用bitslip操作进行字对齐。

polozpt

bitslip操作就是在确定采样点后，由于采样时钟和，帧信号，数据延迟不一样，而进行的调整操作。每次调整操作你判断采样的数据是否与你的期望值是否一样，比如用bilslip调整帧信号。