在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3073|回复: 5

[求助] clock_gating_cell,pre_icg和post_icg

[复制链接]
发表于 2017-4-23 23:56:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
打扰各位大神啦,有没有谁能帮讲一下在数字电路后端中对于clock_gating_cell,pre_icg和post_icg是什么意思,怎么区分的,或者有什么资料给我看也行。我只知道and和or的区别。
发表于 2017-4-24 00:36:10 | 显示全部楼层
pre是同步的,post是异步的
发表于 2017-4-24 11:30:56 | 显示全部楼层
一般ICG(integrated clock gating) 由一个latch 和 AND 或者OR 逻辑组成, 分别适用于不同时钟边沿出发的条件,至于pre_icg 和post_icg 没听说过
发表于 2017-4-25 15:20:25 | 显示全部楼层
没有听过pre、post icg 求科普
发表于 2017-4-25 19:28:57 | 显示全部楼层
我觉得楼主说的pre_icg和post_icg 应该是指 test constrol logic before latch or after latch。我们一般是说,icg with pre-constrol 和 icg with post-constrol。没有简化那么多。
 楼主| 发表于 2017-4-28 18:13:28 | 显示全部楼层
回复 5# mnluan
谢谢你的回答 你说的我有点懂了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:28 , Processed in 0.022650 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表