在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10062|回复: 6

[求助] Virtuoso ic61中用LayoutXL调入原理图的器件后怎么批量去除pcell的guardring?

[复制链接]
发表于 2017-4-12 17:22:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用ic61的layout XL中的功能把原理图的器件一一对应导入后,需要去除每个单个MOS管的guardring以便画在一起,但是!在61中只要选中的几个MOS有一点点参数不一样就不能一起改,勾上common以后就便灰了,如下图,但是在51中是可以勾上common同时改的。求问大神怎样解决!MOS管的尺寸大都是不一样的,一个个改太费事了啊!!!求救!

勾上common以后就不能同时改

勾上common以后就不能同时改
发表于 2017-4-12 17:47:03 | 显示全部楼层
居然有这回事?用skill写个代码批量修改是一种办法
 楼主| 发表于 2017-4-13 09:59:43 | 显示全部楼层
回复 2# strongy


   楼主还是小白不会写代码。大神有没有解决办法啊
发表于 2017-4-13 10:23:42 | 显示全部楼层
回复 3# 轰动幼儿园 修改电路的器件对应的那个参数再用XL是另一种方法
 楼主| 发表于 2017-4-14 11:12:45 | 显示全部楼层
回复 4# strongy


   是个解决办法,感谢感谢!
发表于 2017-4-27 14:33:26 | 显示全部楼层
修改PDK里面的CDF 使器件默认不打开guardring
发表于 2018-11-20 14:58:13 | 显示全部楼层
我这边不知道怎么导入,楼主能不能说一下,就是电路图器件怎么转入版图
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 12:50 , Processed in 0.025867 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表