在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11041|回复: 13

[求助] verdi无法查看fsdb波形怎么回事呀,在线等,急急急

[复制链接]
发表于 2017-3-28 11:00:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
捕获.PNG
如图所示,我在linux下用VCS编译,仿真都已经通过了,也已经生成了fsdb文件,但是,我在使用verdi加载代码和波形的时候,只有verilog代码可以加载进去,而systemverilog就无法加载进去,只显示了一个$root,这是怎么回事呀???
加载systemverilog时verdi下面列出来好多错误。全是“.../my_driver.sv(7):Error macro `uvm_component_utils not defined”
“.../my_driver.sv(7):Error macro `uvm_component_utils not defined”
“.../my_driver.sv(7):Error macro `uvm_component_utils not defined”
“.../my_driver.sv(7):Error macro `uvm_component_utils not defined”
发表于 2017-3-28 11:44:46 | 显示全部楼层
要 include UVM class library path
 楼主| 发表于 2017-3-28 13:29:38 | 显示全部楼层
回复 2# kuolifeng
你好,请问一下,这个是在verdi下面include吧?我用VCS编译和跑./simv都没有啥问题,也没报错,具体怎么加include呢,能不能给出具体方法呀,非常感谢!!
发表于 2017-3-29 15:04:27 | 显示全部楼层
可以上网搜索verdi如何加载UVM库,应该有很详细的解答。不知道现在支持的如何了,以前的版本是不能加载class级别的代码的。新版本的可以上网找找看,或者询问技术支持,如果你是正版的话。哈哈。
 楼主| 发表于 2017-3-29 23:28:24 | 显示全部楼层
回复 4# gaurson
我在网上收了好久都没找到具体的方法,请问你知道不?我用的是破解版的,不是正版!
发表于 2017-3-30 14:19:28 | 显示全部楼层
回复 5# 肖北南


    不太清楚。这个是新特性,没怎么用过。
发表于 2017-8-17 15:31:34 | 显示全部楼层
谢谢大神 好人一生平安
发表于 2017-12-2 13:28:48 | 显示全部楼层
谢谢大神  好人一生平安
发表于 2018-3-13 10:08:42 | 显示全部楼层
不太清楚,没遇到过这种情况
发表于 2018-4-1 17:51:22 | 显示全部楼层
try to add option: -sv -uvm
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:57 , Processed in 0.029941 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表