在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3721|回复: 3

[求助] DFT 如何处理 SRAM 的modeling问题--输出端的DRC问题

[复制链接]
发表于 2017-1-11 22:13:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,我在设计中用了两个SRAM,SRAM用MBIST工具做了Bypass电路,然后加到DFT工具中做DFT,可是软件却在SRAM的Q输出端口报告有DRC的违反:mimo_inst/word1568_sram_c_inst/sadslsck41p1568x32m8b1w0c0p0d0t0_bist_sadslsck41p1568x32m8b1w0c0p0d0t0_block_instance_0/sadslsck41p1568x32m8b1w0c0p0d0t0_instance_0 (Cell mimo_inst/word1568_sram_c_inst/sadslsck41p1568x32m8b1w0c0p0d0t0_bist_sadslsck41p1568x32m8b1w0c0p0d0t0_block_instance_0/sadslsck41p1568x32m8b1w0c0p0d0t0_instance_0 (sadslsck41p1568x32m8b1w0c0p0d0t0) is unknown (black box) because functionality for output pin Q[0] is bad or incomplete.)
DFT-1.png

我打开电路看了一下,发现电路中的确是有bypass电路的,下图中MUX的一端接到SRAM的输出端Q端,另一端接到Bypass电路中寄存器的输出上。
DFT-2.png
整个电路的原理图相当于下面的情况,我设计中的Q[0]相当于图中画圈的地方:
DFT-3.png


SRAM的这些输出端口在DFT中应该是无法控制和观测的,因此降低了测试覆盖率,整个设计的tc只有50%左右。这些问题可以解决吗?还是说DFT中是无法解决这些问题的呢?

请各位大牛帮忙看下,多谢了
 楼主| 发表于 2017-1-12 09:19:24 | 显示全部楼层
先自顶一下,望各位大神指教
发表于 2017-1-15 21:34:44 | 显示全部楼层
set_case_analysis test_mode 1,将控制bypass的信号端口设定为常数。另外在ATPG中也是需要将sram设定为black box.所以这个violation可以忽略。但那个case必须设定
 楼主| 发表于 2017-1-17 11:40:08 | 显示全部楼层
回复 3# 风信子yiyi


   好的,非常感谢我试试看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:45 , Processed in 0.022558 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表