在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6284|回复: 2

[求助] AXI总线 register slice???

[复制链接]
发表于 2017-1-11 16:21:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
下图forward register slice的原理是什么?还望高手不吝赐教~万分感谢~
QQ截图20170109101433.png
发表于 2017-1-12 17:08:00 | 显示全部楼层
就是对AXI-S接口插入一级寄存器,以优化时序。但是上面的结构ready信号只有组合逻辑,并没有优化到。你可以参考下面的代码
assign valid_out=full;                                       
assign ready_out=(~full)||ready_in;               
                                                                               
always@(posedge clk or negedge rst)
if(~rst)
                full<=0;                                               
else if(valid_in==1)                                       
                full<=1;       
else if(ready_in==1)                                       
            full<=0;       
else
                full<=full;

               
               
always@(posedge clk)
if(ready_out)
                data_out<=data_in;
else
                data_out<=data_out;

如果要将ready也插入寄存器,需要把上面的代码改为乒乓模式
发表于 2017-2-9 23:32:59 | 显示全部楼层
regslice分三种,前向后向和full,full是乒乓
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:02 , Processed in 0.019344 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表