在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1555|回复: 7

[求助] 为什么版图中射频信号线要尽量短?

[复制链接]
发表于 2017-1-11 09:52:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
1. 我在一些版图资料中看到说版图中的射频信号线要尽可能短,但是不知道原因何在?
2. 我觉得这里的“射频信号线”指的是不是类似于LNA这种信号频率高,强度又极微弱的电路?对于类似PLL中VCO的输出(也是射频信号),幅值有好几百个mV,这种是不是就可以长一点?

最近在画PLL的版图,在整体的布局和连线的时候遇到了这些问题,希望大神们给予帮助~
 楼主| 发表于 2017-1-11 16:18:25 | 显示全部楼层
自顶,没有人么~
发表于 2017-1-11 17:09:40 | 显示全部楼层
"尽可能短“是很难量化的。
尽量减少高频信号节点的寄生效应,可以减少功耗,减小干扰与被干扰的机会,等等
发表于 2017-1-11 17:41:34 | 显示全部楼层
版图走线越短,越接近原理图吧
发表于 2017-1-11 19:09:13 | 显示全部楼层
回复 1# 1261015620


    射频的部分,比较担心寄生电感效应。

    对于长走线,都应该抽取S参数模型,带入电路仿真。

    射频的layout就是越简单,越美观越好
发表于 2017-1-12 17:50:51 | 显示全部楼层
自然越短越好,高频信号线的线径和间距主要是RC负载效应,要尽量降低,以免增益损失。可以后仿真看看,找个最优值。这些都是负载,设计的时候要提前考虑进去。可以简化成一个电容负载。譬如VCO输出,根据版图位置,需要事先考虑0.3pF~0.5pF左右的电容负载。
 楼主| 发表于 2017-1-12 21:02:42 | 显示全部楼层
谢谢各位的解答,大概明白一些了
发表于 2017-1-12 21:42:51 | 显示全部楼层
GOOD~~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:50 , Processed in 0.025308 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表