在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: catannie

[资料] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
发表于 2016-12-15 06:14:41 | 显示全部楼层
Thank you for the upload!
发表于 2017-3-2 22:35:48 | 显示全部楼层
回复 1# catannie


    thanks
发表于 2017-3-4 23:11:36 | 显示全部楼层
感谢楼主好人,正在找呢
发表于 2017-3-7 16:33:08 | 显示全部楼层
thanks
发表于 2017-4-7 16:44:42 | 显示全部楼层
发表于 2017-4-10 23:53:49 | 显示全部楼层
多谢。。。。
发表于 2017-5-26 20:17:44 | 显示全部楼层
作者:
Erik Brunvand,School of Computing,University of Utah



清晰文字版电子书:
  Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.pdf (12.82 MB)



随书附件:
  Extra Info.part1.rar (14.8 MB)

  Extra Info.part2.rar (14.8 MB)

  Extra Info.part3.rar (2.32 MB)
发表于 2017-5-26 20:43:37 | 显示全部楼层
作者:
Erik Brunvand,School of Computing,University of Utah



清晰文字版电子书:
  Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.pdf (12.82 MB)



随书附件:
  Extra Info.part1.rar (14.8 MB)

  Extra Info.part2.rar (14.8 MB)

  Extra Info.part3.rar (2.32 MB)
发表于 2017-5-27 17:24:47 | 显示全部楼层
thanks for sharing
发表于 2017-5-29 07:08:50 | 显示全部楼层
2006年的,基本流程都在,基础参考可以。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 02:07 , Processed in 0.027625 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表