在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 11274|回复: 57

[资料] Digital VLSI Chip Design with Cadence and Synopsys CAD Tools

[复制链接]
发表于 2016-11-1 11:32:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本书是使用 Cadence & Synopsys 进行数字IC设计的指导手册,包含了从前端到后端的完整流程,并附有相关代码和工艺文件。


作者:
Erik Brunvand,School of Computing,University of Utah




清晰文字版电子书:
Digital VLSI Chip Design with Cadence and Synopsys CAD Tools.pdf (12.82 MB, 下载次数: 663 )



随书附件:
Extra Info.part1.rar (14.8 MB, 下载次数: 485 )

Extra Info.part2.rar (14.8 MB, 下载次数: 465 )

Extra Info.part3.rar (2.32 MB, 下载次数: 237 )
发表于 2016-11-1 11:47:39 | 显示全部楼层
谢谢你
发表于 2016-11-1 11:58:56 | 显示全部楼层
Thanks
发表于 2016-11-1 17:33:17 | 显示全部楼层
2006年的?
发表于 2016-11-1 19:09:27 | 显示全部楼层
thanks.get
发表于 2016-11-1 19:38:26 | 显示全部楼层
kankan
发表于 2016-11-1 20:09:43 | 显示全部楼层
thnx a lot!
发表于 2016-11-1 20:59:04 | 显示全部楼层
回复 1# catannie


    感谢分享,呵呵。
发表于 2016-11-3 06:37:22 | 显示全部楼层
回复 1# catannie


   kankan
发表于 2016-11-4 00:14:17 | 显示全部楼层
回复 1# catannie


      thanks for sharing
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-18 22:32 , Processed in 0.035157 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表