在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3446|回复: 10

[求助] FPGA SDRAM

[复制链接]
发表于 2016-7-26 17:24:11 | 显示全部楼层 |阅读模式
30资产
FPGA做SDRAM驱动,整个bank读写。 用signal tap仿真,  写入时,总线上的数据是对的,从1到65535重复写,  读取时,总线上数据顺序是乱的。请问可能是什么原因。

发表于 2016-7-26 19:17:12 | 显示全部楼层
难道模式是设置为交错的?
 楼主| 发表于 2016-7-26 19:53:29 | 显示全部楼层
就初始化的时候配置了一次模式寄存器,后面都没有。   这代码之前在一块开发板上可以用,现在换了一个就不行了
 楼主| 发表于 2016-7-26 19:55:15 | 显示全部楼层
回复 2# xuan3731


   模式是设置的顺序,交错没有整页读写的
发表于 2017-1-19 16:31:19 | 显示全部楼层
有没有可能是读的时候,地址的变化有问题,或者写跟读的地址增加方式不一样,写是按行读是按列操作的呢?
发表于 2017-1-22 11:08:55 | 显示全部楼层
you could compare the read data and write data to check what different.
发表于 2017-1-22 11:54:18 | 显示全部楼层
我有这个代码
发表于 2017-1-22 13:24:59 | 显示全部楼层
建议把数据和使能信号波形贴出了,这个更好分析。不然谁也不知道你出了什么问题,SDRAM我写过,还是比较好控制
 楼主| 发表于 2017-2-23 13:50:18 | 显示全部楼层
已解决,之前是由于时序没有控制好
发表于 2017-2-23 15:42:12 | 显示全部楼层
不可以检查一下,读写信号和地址变化方式,还有就是sdram ip核需要破解,如果你使用的是正版就不需要破解了.你懂得
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:18 , Processed in 0.036472 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表