在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2414|回复: 0

[资料] 阻抗板的定义

[复制链接]
发表于 2016-6-29 17:52:35 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

一种好的叠层结构就能够起到对印制电路板特性阻抗的控制,其走线可形成易控制和可预测的传输线结构叫做阻抗板。

      一、印制电路板阻抗特性:

  据信号的传输理论,信号是时间、距离变量的函数,因此信号在连线上的每一部分都有可能变化。因此确定连线的交流阻抗,即电压的变化和电流的变化之比为传输线的特性阻抗(Characteristic Impedance):传输线的特性阻抗只与信号连线本身的特性相关。在实际电路中,导线本身电阻值小于系统的分布阻抗,犹其是高频电路中,特性阻抗主要取决于连线的单位分布电容和单位分布电感带来的分布阻抗。理想传输线的特性阻抗只取决于连线的单位分布电容和单位分布电感。

    二、印制电路板特性阻抗的计算:

  信号的上升沿时间和信号传输到接收端所需时间的比例关系,决定了信号连线是否被看作是传输线。具体的比例关系由下面的公式可以说明:如果PCB板上导线连线长度大于l/b就可以将信号之间的连接导线看作是传输线。由信号等效阻抗计算公式可知,传输线的阻抗可以用下面的公式表示:在高频(几十兆赫到几百兆赫)情况下满足wL>>R(当然在信号频率大于109Hz的范围内,则考虑到信号的集肤效应,需要仔细地研究这种关系)。那么对于确定的传输线而言,其特性阻抗为一个常数。信号的反射现象就是因为信号的驱动端和传输线的特性阻抗以及接收端的阻抗不一致所造成的。对于CMOS电路而言,信号的驱动端的输出阻抗比较小,为几十欧。而接收端的输入阻抗就比较大。

    三、印制电路板特性阻抗控制:

  印制电路板上导线的特性阻抗是电路设计的一个重要指标,特别是在高频电路的PCB设计中,必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致,是否匹配。因此,在PCB设计的可靠性设计中有两个概念是必须注意的。

    四 、印制电路板阻抗控制:

  线路板中的导体中会有各种信号传递,当为提高其传输速率而必须提高其频率,线路本身若因蚀刻、叠层厚度、导线宽度等因素不同,将会造成阻抗值得变化,使其信号失真。故在高速线路板上的导体,其阻抗值应控制在某一范围之内,称为“阻抗控制”。影响PCB走线的阻抗的因素主要有铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。所以在设计PCB时一定要对板上走线的阻抗进行控制,才能尽可能避免信号的反射以及其他电磁干扰和信号完整性问题,保证PCB板的实际使用的稳定性。PCB板上微带线和带状线阻抗的计算方法可参照相应的经验公式。

     五、印制电路板阻抗匹配:

  在线路板中,若有信号传送时,希望由电源的发出端起,在能量损失最小的情形下,能顺利的传送到接受端,而且接受端将其完全吸收而不作任何反射。要达到这种传输,线路中的阻抗必须和发出端内部的阻抗相等才行称为“阻抗匹配”。在设计高速PCB电路时,阻抗匹配是设计的要素之一。而阻抗值与走线方式有绝对的关系。例如,是走在表面层(Microstrip)还是内层(Stripline/Double Stripline)、与参考的电源层或地层的距离、走线宽度、PCB材质等均会影响走线的特性阻抗值。也就是说,要在布线后才能确定阻抗值,同时不同PCB生产厂家生产出来的特性阻抗也有微小的差别。一般仿真软件会因线路模型或所使用的数学算法的限制而无法考虑到一些阻抗不连续的布线情况,这时候在原理图上只能预留一些端接(Temninators),如串联电阻等,来缓和走线阻抗不连续的效应。真正根本解决问题的方法还是布线时尽量注意避免阻抗不连续的发生。

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 03:31 , Processed in 0.019114 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表