在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 34329|回复: 36

[求助] 如何提高cadence的spectre仿真速度?

[复制链接]
发表于 2016-5-4 14:10:37 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 sunshining214 于 2016-5-4 14:23 编辑

       虽然关于提升spectre仿真速度的帖子很多,但是小弟觉得总结的不是很完整,目前为止自己所知的方法主要有:1)ADE->output ->Save -all 中只勾选相关的信号;
2)ADE->Simulation->Options中的Analog选项,在其中的multi-thread一栏,填入最大并行cpu数量;
3)ADE中将仿真精度降低,conservative -> liberal,在相同条件下,liberal要比conservative 快3倍;
或者将仿真器改用APS,也全完按照上述两步进行设置,以提升仿真速度。
另外,为了节省磁盘空间,可以在option中(如瞬态仿真)将skipcout设置成每个N个点保存一次。
      我现在正在设计一款14比特的低功耗SAR ADC,得数模混仿,要用到spectreverilog仿真器,按照上述方法设置 MT:12 Tran:Conservative;SAVE ALL:Select(只存了一个输出) ;Skipcont:16;但仿真时间将近两个礼拜(整个系统)。请加下,各位大神还有什么方法可以进一步提升速度呢?
 楼主| 发表于 2016-5-4 14:12:08 | 显示全部楼层
自己先占个sf
发表于 2016-5-4 14:17:20 | 显示全部楼层
同求解决办法;
 楼主| 发表于 2016-5-4 22:19:53 | 显示全部楼层
没有人回答吗?
发表于 2016-5-4 22:28:52 | 显示全部楼层
spectreVerilog是否支持多线程仿真?MT12是否生效?
发表于 2016-5-4 23:39:05 | 显示全部楼层
弱弱的说一句:是否可以改用UltraSim仿真器
发表于 2016-5-5 01:54:24 | 显示全部楼层
回复 1# sunshining214


    很多时候,整个系统的仿真似乎都没法进行。。。看看能不能用一些简单的模型代替某些不是关键模块
 楼主| 发表于 2016-5-6 09:58:24 | 显示全部楼层


支持的,但是有个问题是系统自动给你分配线程数,虽然写了12,但也最终也只有4线程
 楼主| 发表于 2016-5-6 10:00:43 | 显示全部楼层


spectreVerilog是否支持多线程仿真?MT12是否生效?
ouyang00032 发表于 2016-5-4 22:28


1.png
 楼主| 发表于 2016-5-6 10:05:53 | 显示全部楼层


回复  sunshining214


    很多时候,整个系统的仿真似乎都没法进行。。。看看能不能用一些简单的模型 ...
JoyShockley 发表于 2016-5-5 01:54


谢谢版主。最开始设计的时候,是将ADC的数字部分全部用Verilog来替代,比较器用理想verilog a模块替代,仿真还是挺快的。但现在用晶体管级实现整个系统后,就很慢了。虽然说,这种变化是必然的。PS. 现在将trn的精度改为moderate 或者liberal,仿真时间缩短至5天左右,但是与conservative对比,SNDR会下降3dB
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-25 15:37 , Processed in 0.029043 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表