在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2294|回复: 3

[求助] 请教一个NWELL的问题

[复制链接]
发表于 2016-4-30 00:06:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近遇到一个NWELL方面的问题,想请教一下各位大神
DRC有规定不同电位间NWELL之间的最小距离。例如1.2um
但是如果我将3.3V PMOS用在5V下(4个端口之间的电压都小于3.3V)
那5V下的PMOS的NWELL跟其他电位的NWELL之间的最小距离会比3.3V PMOS NWELL下的drc rule大一些吗?

我想这个时候结击穿应该不会发生
那结的深度呢?5V到衬底的结深度肯定比3.6V的结深度厚一些
如果仍然维持3.6V的rule,这些结有连通的可能性吗?
一般这种结深度大概是多少啊?

谢谢~~~
发表于 2016-4-30 09:00:25 | 显示全部楼层
如果你的端口之间电压都没超过3.3----包括各个电压startup的各种情况,按3.3V应该安全。
 楼主| 发表于 2016-5-2 20:55:35 | 显示全部楼层
回复 2# daxigua179


   是的   那5V的DNW和3.3V的DNW之间的距离,回避3.3V DNW和3.3V DNW之间距离要求高吗

   谢谢
发表于 2016-5-3 15:46:24 | 显示全部楼层
回复 1# nihaobuhaoa


   以我的理解:1、5V NWELL与3.3V NWELL之间的距离应该是按照5V规则来;因为PMOS看上去是4端器件,实际上是5端器件,有一个PIN是PSUB接地,即电位差还是5V;
2、如果该工艺有5V器件或者更高电压的器件,它的NWELL厚度与3.3V器件的NWELL深度是否一样?以此为参考可以初步判断一下会不会因为深度导致漏电问题;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:32 , Processed in 0.030341 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表