在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4731|回复: 16

[求助] 急~~ADC中S/H(采样保持)电路的问题

[复制链接]
发表于 2016-4-12 11:30:12 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟最近在弄一个S/H电路 最后出来的波形不对 调了好几天了 整个人都不好了 各位大大能不能帮我看下哪出问题了 电路 仿真图如下

S/H电路

S/H电路

正半周期波形

正半周期波形

负半周期波形

负半周期波形
感觉第一个半周期波形还能看出点样子,然后接下来就感觉采样保持的波形跟输入波形比有延迟 而且还不降到0
 楼主| 发表于 2016-4-12 11:36:45 | 显示全部楼层
第二个图跟第三个图是分开的 不是合在一起的
发表于 2016-4-12 13:45:31 | 显示全部楼层
4個可能 :
(1) OTA Slew Rate Not Enough, Current too small
(2) OTA Settling time Not Enough , means unity-gain frequency too low frequency
(3) Clock need non-overlap Clock
(4) ALL Switch Resistance need small enough , means MOS Width need Big enough
发表于 2016-4-12 14:33:33 | 显示全部楼层
楼上正解   从图上看个人感觉(1)(2)可能性比较大
 楼主| 发表于 2016-4-12 15:10:35 | 显示全部楼层
本帖最后由 zhangyutong1225 于 2016-4-12 20:21 编辑

回复 3# billlin


   非常感谢,我刚刚把开关调了一下 电路图变成这样了 2.png 1.png 是不是还是需要调开关,还是OTA的问题呢?    3.PNG 这个是输入1Mhz摆幅1V的图
 楼主| 发表于 2016-4-12 15:16:44 | 显示全部楼层
回复 4# philosics

刚刚把开关调了一下 波形能降到0了 峰值也能到了 就是波形不正常
发表于 2016-4-12 15:32:20 | 显示全部楼层
可以把采样频率降低,看下是不是前面两个的问题吧
 楼主| 发表于 2016-4-12 19:44:38 | 显示全部楼层
回复 7# 侯门似海


   非常感谢!我刚把采样周期加大 波形还是不对,我怀疑就是开关的问题,但是自举开关里面管子太多了(我用的是没改进过的经典的那个) 我不知道调哪个 。。 本人还是本科 第一次cadence上做东西 运放还行 对自举开关这种东西完全是不懂。。。可以的话能不能指点一下。。。
发表于 2016-4-13 09:22:07 | 显示全部楼层
共同学习
发表于 2016-4-13 09:41:31 | 显示全部楼层
一定是 OTA Slew Rate 還是不夠,
運放的Current 與 MOS Width 要加大啊!
您可以觀察振幅比較小的地方已經在Hold mode Interval 是DC 了,
而在震幅比較大的地方,Hold Mode Interval 沒辦法維持DC.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 18:06 , Processed in 0.035101 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表