在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 24352|回复: 83

[原创] 基于XILINX的FPGA开发板设计的AES 128bit加解密算法

[复制链接]
发表于 2015-11-22 10:27:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
丧尸暴龙兽t

加密模块matlab仿真代码 最终版.rar

4.35 KB, 下载次数: 377 , 下载积分: 资产 -2 信元, 下载支出 2 信元

matlab代码

加密verilog代码 最终版.rar

13.97 MB, 下载次数: 1408 , 下载积分: 资产 -5 信元, 下载支出 5 信元

加密部分工程

AES算法verilog实现——解密部分.rar

12.22 MB, 下载次数: 1257 , 下载积分: 资产 -5 信元, 下载支出 5 信元

解密部分工程

发表于 2016-4-20 20:11:40 | 显示全部楼层
谢谢楼主~
发表于 2016-5-3 14:41:36 | 显示全部楼层
谢谢分享
发表于 2016-5-3 21:41:59 | 显示全部楼层
谢谢分享,牛
发表于 2016-5-4 10:41:55 | 显示全部楼层
值得学习一下!谢谢分享!
发表于 2016-8-24 09:51:11 | 显示全部楼层
基于XILINX的FPGA开发板设计的AES 128bit加解密算法
发表于 2016-8-25 08:29:07 | 显示全部楼层
学习一下
发表于 2016-9-2 22:07:14 | 显示全部楼层
thx......u
发表于 2016-9-6 09:58:02 | 显示全部楼层
谢谢楼主谢谢楼主谢谢楼主谢谢楼主谢谢楼主
发表于 2016-9-20 10:54:15 | 显示全部楼层
回复 1# 丧尸暴龙兽

6666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 23:47 , Processed in 0.040638 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表