Vivado的debug core怎么用？

linghuqiubai · 发表于 2016-3-28 10:58:37

回复 30# 狂羁青马

没见过你这个错误，你implement后有时序错误吗？我之前遇到过有时序错误导致ila无法使用的情况，不过好像跟你这个还是不一样。

zhupingyang · 发表于 2016-4-15 16:25:19

我最近也遇到了相同的问题，时钟什么的都没问题，最后按照xilinx官网的说法，重新创建了一个工程，居然就可以了。
你可以试试，

zhupingyang · 发表于 2016-4-15 16:26:41

This following are possible fixes for this error:

Ensure that the .bit file and the .ltx file assigned to this device match each other.

Ensure that the capture clock to the ILA is a free running clock

Ensure that timing requirement has been met after inserting Debug cores.

The error can be caused by a Signal Integrity issue on the board.
A case was found where the issue was caused by a bad USB Cable.

In one case creating a new project resolved the error.

zhupingyang · 发表于 2016-4-15 16:27:09

This following are possible fixes for this error:

Ensure that the .bit file and the .ltx file assigned to this device match each other.

Ensure that the capture clock to the ILA is a free running clock

Ensure that timing requirement has been met after inserting Debug cores.

The error can be caused by a Signal Integrity issue on the board.
A case was found where the issue was caused by a bad USB Cable.

In one case creating a new project resolved the error.

YYFFLLMMNN · 发表于 2016-5-23 16:45:23

补充一点，FREE CLOCK的确是要求上电无条件运行的时钟。有一次我碰到一种情况。
用MMCM或者PLL输出的时钟作为采样时钟，但是如果MMCM或者PLL这个输入并不是上电就来的话，而是等FPGA程序运行了之后时钟输入才来，那么下载程序之后还是在ILA调试界面看不到任何信号。把MMCM或者PLL的输入时钟改为晶振的时钟，那么就可以正常使用ILA了。这是我的个人感觉，没有经过大量验证，所以希望大家多多指教。

yans6 · 发表于 2016-7-14 08:27:40

其实不用FREE CLOCK也没问题。
比方用ZYNQ PS产生的CLK也可以。上电后做PS初始化，再把需要的寄存器设定一下，然后更新一下DEVICE，就可以找到ILA了。

zzone · 发表于 2016-9-7 23:20:23

最近刚开始用Vivado，也碰到这个奇怪的问题，按照UG936的例子来了一遍也是不行，感觉是工具有问题。。。
以前用ISE和Chipscope很多年，从来没有类似的问题，哪怕时钟接错了导致ILA没有采样时钟，也不应该找不到ILA啊，最多像SignalTap一样显示个Waiting for clock不就结了，这点上Xilinx真的弱爆了。。。
34楼摘的那段Xilinx论坛上的回答也是只能hehe了，居然还跟timing requirement扯上了，无语
明天还得继续试。。。谁让俺需要用支持DDR3的片子呢

aa_hao · 发表于 2016-10-25 21:09:28

回复 37# zzone

你好，请问这个问题你解决了吗？我也遇到同样的问题不知道怎么办

ysxwonder · 发表于 2016-11-2 15:01:48

我也遇到相同的问题，freeclock是什么鬼？

qladxk2008 · 发表于 2017-1-11 10:41:23

这个问题是时钟引起的。
当bit file program完成之后，fpga/vivado会自动检测ila的clock是否存在，如果不存在(在本例中是pll/mmcm没有lock)，它就会report 这个warning。这个时候我们只要让时钟工作起来，refresh一下device，ila就会启动--ila的窗口就会出来了。

[求助] Vivado的debug core怎么用？

站长推荐 /3