关于FPGA的时钟buffer

rocketqq · 发表于 2015-5-20 21:56:46

如果fpga的时钟是从区域时钟管脚接入的话，就用BUFR缓冲，一般在需要对输入数据采样的情况下用的比较多，搭配的还有IDELAY和IDDR等等等等……

xduryan · 发表于 2015-5-21 09:03:49

回复 10# linghuqiubai

我的想法是：    1，可以尝试加offset in约束，说实话这个约束我也没用过，可以参考ug612的Timing Constraint Methodology章的Input Timing Constraints节，这个效果怎么样我也不知道；
   2，可以用BUFR或者BUFIO，这两个专用于源同步接口，可以在ISE里用SelectIO IP核生成一个CameraLink接口，看看BUFR和BUFIO怎么用；这个有个弊端是，因为BUFR和BUFIO是区域时钟，所以数据在采集后要进入其他时钟区域的话，需要一个fifo来缓存，用一个全局时钟读出才可以。

   说明：本人解出fpga并不久，实战经验有限，以上两点仅仅是个人的一些想法，供参考，希望可以给你提供思路。
在此，也希望有实际应用经验的前辈多多指教。

linghuqiubai · 发表于 2015-5-22 08:46:33

回复 11# rocketqq

谢谢！那比如添加了IDELAY以后，IDELAY产生的延迟后的时钟又该用什么buffer呢？原谅我如此小白……

linghuqiubai · 发表于 2015-5-22 08:49:56

回复 12# xduryan

谢谢！OFFSET_IN约束我也看过，但总是不得要领的感觉……主要是不知道参数到底该设多大，毫无经验啊……
您说的第二点挺有启发的，我总以为要在一开始就想办法切换成全局时钟，看来是图样图森破了……

xduryan · 发表于 2015-5-22 08:57:48

回复 14# linghuqiubai

是啊，关于offsetin知道它是干啥的，但是什么时候用、怎么用、时间怎么设置，不太懂，我也在这个论坛发过帖子，但是没人鸟我

linghuqiubai · 发表于 2015-5-22 16:48:39

回复 15# xduryan

同悲……

小白9001 · 发表于 2019-2-13 13:58:50

多谢分享

[求助] 关于FPGA的时钟buffer

站长推荐 /2