在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 76729|回复: 84

[资料] DesignCon2015论文:原INTEL 内存架构师 DDR4 通道仿真改进,很多细节

[复制链接]
发表于 2015-3-5 14:32:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x



Cascaded S-parameter or Combined

3DEM Modeling for DDR4 Memory

Channel Design?

Author(s)Biography

Dr. Hany Fahmyis a Technologist of Signal Integrity and Electromagnetic

Compatibilitywith 20-years experience in the design and analysis of High-Speed Digital

and Analoginterconnects: Memory, Ethernet Backplanes, PCI-e, DVI/HDMI/LVDS/DP

and USB. Hanyworked at Nvidia as the director of SI/PI/EMC group designing

Smartphones/Tabletsand GPU-cards: chartered to simulate, model and lab characterize

advanced highspeed digital solutions. He was the leader of the Memory Architecture

Group at IntelCorporation with expertise in designing desktop, mobile and server

platforms forcomplex cpu/GPU’s and chipsets. Hany represented Intel in JEDEC as the

memory architectfor DDR1/2/3 technology development. He also worked at Micron and

AgilentTechnologies along with Texas Instruments Inc. Hany is the author of nine-

patents and heis now leading Intelligent Solutions BVBA as the CEO & Chief

ConsultantOfficer.


作者是在INTEL NVIDIA 供职过的大牛,貌似专门负责内存接口。

文章一开始从系统角度分析了3200Mbps (1UI=312.5ps )DDR3/4接口的裕量分配,对于DDR3  ,  DRAM 颗粒要吃掉40% UI 的裕量, 而到DDR4 这一比例降低到30% 而在控制器端,一般会比DRAM 颗粒要好点(封装一般8 L 以上, 且硅片 工艺要更好),一般能做到15% UI (47ps),剩下的55%,也就是172ps ,才是分配给PCB DIMM 连接器的。

如果速率提升到4.266Gbps, 留给板级通道的裕量减少为129ps

然后是文章的重点, 针对一个CPU+两个DDR4 slot 的情况,传统的通道仿真是分别对主板,slotPCB 分别用EM 工具仿真或直接测试S 参数, 然后在系统仿真工具中把它们级联起来(Cascading using Pins),本文提出的方法是考虑场效应的级联模式(Cascading using TEM modes),然后就是巴拉巴拉各种优缺点对比。

文中提到传统的级联方法有个Coupling via fringing fields,猜测是否级联的pin处假设都是电路短路,没有其他的场存在,这在高速率下 可能影响仿真精度。另外一个问题是, 回流电流可能有很多路径,不仅仅从级联点通过,这在仿真中,可能会影响串扰的精度。

而本文提出的方法可以规避这个问题,详见论文。

两种方式和整个通道都在EM 工具中搭建的Full-Model 对比, 本文方法精度更高:

                              

对仿真精度有足够的 信心后,可以用来进行降成本设计。

案例是一个FR408主板, SLOT 仿真说明双rankSLOT的时候有风险, 写数据时眼高可能不够,但单rank slot 可以。

7_FR2Paper_CascadedS_ParameterOrCombined3DEM.pdf

2.37 MB, 下载次数: 1230 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2015-3-6 15:53:35 | 显示全部楼层
好东西,值得深究
发表于 2015-3-9 14:58:57 | 显示全部楼层
不错啊,有没有人能解决我的帖子的问题啊?
发表于 2015-3-26 08:56:44 | 显示全部楼层
回复 1# liewluping


   这个要看一看
发表于 2015-5-7 21:21:53 | 显示全部楼层
研究研究,谢谢!
发表于 2015-5-15 11:19:33 | 显示全部楼层
感謝分享~~
发表于 2015-5-28 09:20:43 | 显示全部楼层
感謝分享~~
发表于 2015-7-12 13:22:40 | 显示全部楼层
nice article
发表于 2015-7-20 20:45:21 | 显示全部楼层
感謝您無私地分享!!
发表于 2015-8-11 23:01:39 | 显示全部楼层
好东西必须顶起来!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 04:34 , Processed in 0.029668 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表