在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4812|回复: 14

[原创] Video Timing Verilog Code

[复制链接]
发表于 2015-2-4 00:00:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Video signals timing generation verilog source code source_code.rar (55.41 KB, 下载次数: 76 ) v
发表于 2015-2-4 19:14:43 | 显示全部楼层
下来看看
发表于 2015-2-7 19:58:49 | 显示全部楼层
好好看看!刚好感觉现在到了一个瓶颈期了!
发表于 2015-2-11 11:17:50 | 显示全部楼层
xx谢谢分享
发表于 2017-1-24 08:16:16 | 显示全部楼层
谢谢分享.
发表于 2017-1-24 09:32:44 | 显示全部楼层
似乎没有ddr_core.v  ?
发表于 2017-1-25 08:10:25 | 显示全部楼层
頂一下!感謝大大無私分享
发表于 2017-5-4 14:52:34 | 显示全部楼层
谢谢分享
发表于 2017-5-4 16:12:09 | 显示全部楼层
谢谢分享
发表于 2017-5-4 19:04:10 | 显示全部楼层
谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 18:05 , Processed in 0.031424 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表