在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8245|回复: 24

[求助] 电荷重分配SAR-ADC,漏电问题求助

[复制链接]
发表于 2014-12-23 16:23:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
无标题.png    
刚开始接触SAR-ADC,有个问题不太明白,(期望Vref能到VDD),如图中简单4-bit示意
1.采用5V电源.假如VCM>2.5,在Vin=0时,在1000,X电平会超过VDD
同样的,在VCM<2.5,Vin=5时,在1000,X电平会在0以下
   感觉电荷分配中有漏电,不知道是不是?这种怎么解决,求大神指点。
谢谢了
 楼主| 发表于 2014-12-23 19:15:12 | 显示全部楼层
一个人都没有,画图费了好久,好忧伤……
发表于 2014-12-23 21:02:25 | 显示全部楼层
你的描述看不懂。。
你可以先看几篇开关策略的论文
 楼主| 发表于 2014-12-24 12:06:49 | 显示全部楼层
回复 3# dtt0000


    汗,我意思是参考电平取VDD=5V,
     vin=0时,在采样结束,转化第一个clock即bit<3:0>=1000,假如VCM的值大于2.5V,那么再分配后节点X的电平会超过VDD,这个是不是漏电,描述的不清楚么?
发表于 2014-12-25 10:20:51 | 显示全部楼层
我也遇到了这个 问题 。。。

那些所谓RAIL TO RAIL 的SAR  ADC 论文根本没提过这个问题 。。

这个问题是由时序切换产生的,目前我还没有好的方法解决。。时钟变化时 电容切换会产生毛刺,VREF=VDD时这个毛刺很大 大到可以开启CMOS开关的衬底的程度

楼主  有什么好的方法可以讨论下啊 。。
 楼主| 发表于 2014-12-25 13:52:29 | 显示全部楼层
回复 5# lpf025


    对,就是时序切换时候,瞬态值会超过VDD或者gnd。不知道这个问题对INL和DNL影响大么?
  我发现这个问题是由于gain-error很大,在时钟切换处插了个电容,让时钟切换慢一点(AD的速度不高),gain-error变好了,但gnd附件导致有丢码。
发表于 2014-12-25 14:39:55 | 显示全部楼层
回复 6# jangtoy
超过AVDD 或者GND 之后  会将开关MOS管的衬底二极管导通 产生漏电啊 。。。

漏电后电荷就不守恒了啊 。。
 楼主| 发表于 2014-12-25 15:12:38 | 显示全部楼层
回复 7# lpf025


    恩,感觉会有漏电,但咋没见别人说这个问题呢?  你怎么处理的呢?
发表于 2014-12-26 10:49:22 | 显示全部楼层
回复 8# jangtoy


   没什么好的办法啊   最近也头疼这个问题呢。。
发表于 2014-12-27 20:27:49 | 显示全部楼层
回复 1# jangtoy


    1.能不能在x点加个角度的电容解决此问题?电容大小根据x电压不超过0和vdd为准。不过电容会让运放负载变大,同时比较器需要更大分辨率
    2.你这是单端应用还是差分?运放两个输入加了开关。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:12 , Processed in 0.031229 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表