在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: studentclass78

[其它] Verilog HDL. A Guide to Digital Design and Synthesis

[复制链接]
发表于 2016-8-17 15:02:34 | 显示全部楼层
非常感谢!!!!
发表于 2018-9-11 09:11:43 | 显示全部楼层
謝謝分享好書
发表于 2019-9-6 06:54:59 | 显示全部楼层

Verilog HDL. A Guide to Digital Design and Synthesis (Samir Palnitkar).rar

14.6 MB, 下载次数: 252 , 下载积分: 资产 -5 信元, 下载支出 5 信元
发表于 2020-4-5 21:43:32 | 显示全部楼层
thanks ~
发表于 2023-4-15 18:02:10 | 显示全部楼层
不是书形式的。。。
发表于 2023-11-7 19:26:51 | 显示全部楼层
Thanks for the sharing!
发表于 2023-11-8 09:58:17 | 显示全部楼层
谢谢楼主
发表于 2023-11-17 16:13:17 | 显示全部楼层
丑丑。..
发表于 2023-12-3 21:27:23 | 显示全部楼层
下来看看,初学者能不能看的懂!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-17 07:52 , Processed in 0.025691 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表