verilog如何实现片选ram

Mebhe

有多片ram，如何根据地址选其中一片译码器：
module choose(in,cs);
input [2:0] in;
output reg [5:0] cs;
always @(in)
begin
   case(in)
   3'b000:cs=6'b000001;
   3'b001:cs=6'b000010;
   3'b010:cs=6'b000100;
.....
   endcase
endmodule //译码器模块

在顶层模块调用这个模块
choose m_0(.in(address[9:7]),.cs(cs));
其中一块ram
RAM m_3(.clk(clk),.addr(address[6:0]),.data_in(data_in),.data_out(dataout[2]),.cs(cs[2]),.wr(wr));
为什么无法实现片选

Mebhe

还有这种简单的只选一片，根据输入的地址最高位为何也无法实现片选
RAM m(.clk(clk),.addr(address[6:0]),.data_in(data_in),.data_out(dataout),.cs(address[9]),.wr(wr));

glife

应该可以的 都是用地址做的片选，不知道楼主为什么不行

ahua089403

回复 1# Mebhe

输入的信号in是电平信号么

JCWANGZI

免费资料下载！

y23angchen

ram  的 cs 最好不要一直有效吧， 耗电， 最好用cs 控制在不用的时候将其时钟也关掉，。