在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3523|回复: 8

[统计] vivado软件的友好性

[复制链接]
发表于 2014-11-5 16:46:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
不知道大家最近有没有xilinx的vivado。大家发表一下看法
 楼主| 发表于 2014-11-5 16:48:11 | 显示全部楼层
欢迎大家发表意见
发表于 2014-11-6 00:18:29 | 显示全部楼层
用的2012.4的vivado  软件占用内存过大;综合器与XST相比改动过大;ILA的改动还不完善
发表于 2014-11-6 00:19:31 | 显示全部楼层
去掉了smartxplorer,不能并行仿真了
发表于 2014-11-9 00:15:54 | 显示全部楼层
用了2个月,郁闷2个月。 界面响应太坑爹了。 还好,用tcl 进行设计还是很好的。  vivado的使用已经抛弃了GUI界面,使用起来还是很不错的。
发表于 2014-11-9 12:48:52 | 显示全部楼层
回复 2# wuliguo301


    在vivado中移植了之前的一个项目,感觉IP生成比ISE要快,综合,布线比ISE要快,但是太占内存了。
 楼主| 发表于 2014-11-13 20:19:14 | 显示全部楼层
发表于 2014-11-16 10:05:52 | 显示全部楼层
最近两个项目都是用vivado,感触颇多呀。
界面不是很友好,有时会报出莫名其妙的ERROR,log里什么也没有,右上角的状态写个Place Error,你都不知道哪里有问题,再run一次就没事了。
chipscope的改动不是很好,把chipscope的约束以及建立debug core也做到xdc里了,最让人无语的是删除debug core中的一个signa的语句也会存到xdc里,有时候chipscope虽然成功建立了,但debug时就是无法工作。
虽说我的design大了些吧,V7的2000T用了50%,但吃一个网表得10分钟,建立个debug core也得10分钟,也太慢了。
当然也有一些优点,不过缺点还真是不少。
发表于 2016-1-29 15:20:09 | 显示全部楼层
谁知道vivado中能不能实现从前的ISE的FPGA Editor中布线后修改chipscope信号的功能?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:06 , Processed in 0.027675 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表