在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3407|回复: 9

spectreverilog数模混合仿真报错求助

[复制链接]
发表于 2014-10-16 16:36:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求各位高手帮忙,我用的Cadence IC5141,又装了IUS82,准备用spectreverolog做数模混合仿真,按照论坛里成熟的数模混仿步骤做的设置,但是在Mixed-signal——>Display Partition时出现如下报错:
Failed to partition the design
mspDisplayPartition: Failed to create network
运行仿真时也是报同样的错。论坛里有类似报错的帖子,但是答复里没有系统的说明问题解决方法。
现在卡在这里了,哪位高手解决过这个问题,恳请指教啊~
发表于 2014-10-16 16:43:50 | 显示全部楼层
网表没有check & save
 楼主| 发表于 2014-10-16 16:51:02 | 显示全部楼层
报错里还有这么一句,好像是重要线索,供各位参考:其中XXX是我的lib名,verilogtest是用verilog写的一个小模块,做成functional了,mixed_sim_test调用了verilogtest的symbol,又连了一个用管子搭的反相器,是schematic的。
*USRERR Selected context view string 'functional' offers no suitable view for inst I5 referencing placed master XXX verilogtest symbol in cell Module mixed_sim_test, lib XXX, view schematic, configViewstring $default
Please check HDB configuration or library setup.
 楼主| 发表于 2014-10-16 16:56:33 | 显示全部楼层
回复 2# feiyufox


    你好,我在netlisting的时候也是报这个错了。根本没到check&save网表的时候啊~
发表于 2014-12-9 19:26:23 | 显示全部楼层
你好,请问你问题解决了吗? 我现在和你同样的问题回复 4# lilub1988
发表于 2015-1-19 10:07:34 | 显示全部楼层
你可以把config删了重新生成一个再试试。
发表于 2015-5-14 11:53:49 | 显示全部楼层
我也有这个问题。怎么解决?
发表于 2015-6-25 10:18:28 | 显示全部楼层
打开的时候从config打开而不是从schematic打开~
发表于 2015-8-30 16:35:43 | 显示全部楼层
我也遇到了这个问题。请问是怎么解决的?
发表于 2017-6-9 17:28:11 | 显示全部楼层
同样有这个问题,,,有人解决了吗
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 10:16 , Processed in 0.029385 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表