在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1812|回复: 3

[求助] cadence-5141可以提取verilog么??·····拜谢!!

[复制链接]
发表于 2014-8-29 14:22:18 | 显示全部楼层 |阅读模式
100资产
我现在的情况是,有schematic电路图和layout版图,然后电路图每个基本元器件都有相应的描述。现在,我已经通过了NC-verilog仿真和lvs那些,现在我需要在FPGA上仿真,但是没有源码,请问各位,Cadence可以通过什么方法提取出verilog代码么?
如果有的话,请说下方法或者步骤啊?!!~~~
新手拜谢啊·~~
····好人一生平安····

 楼主| 发表于 2014-8-29 14:23:39 | 显示全部楼层
。。。菜鸟就是蛋疼
发表于 2014-8-30 09:57:45 | 显示全部楼层
在NC-verilog仿真的路径下的Inhl文件夹中有各个模块文件夹,里面的Netlist是你自己写的Verilog描述,但是因为很散,所以你要自己写处理(把它们搜索出来集到一起)!
发表于 2014-8-31 00:41:39 | 显示全部楼层
楼上正解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-16 23:25 , Processed in 0.025035 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表