v2lvs转spice网表时的问题【已解决】

ICSYS · 发表于 2014-8-4 21:59:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 ICSYS 于 2014-8-5 10:44 编辑

本人用v2lvs转spice网表转出来的网表中含有$PINS。看了calibre的文档用-i option（这个option必须配合-l verilog_library_file使用）v2lvs -v -o -s0 -s1 -i之后产生出来的spice网表既然是空的文件，如果去掉-i option后跑就有文件，但是就是刚才提到的有$PINS这种东西在网表里，还是取消不掉。。。求指点了。

王不动 · 发表于 2014-8-5 09:15:15

用v2s转

zero_0 · 发表于 2014-8-5 09:27:54

当调用 pin 的顺序不一致的时候，这个 $PINS 是必须的

ICSYS · 发表于 2014-8-5 10:43:41

当调用 pin 的顺序不一致的时候，这个 $PINS 是必须的
zero_0 发表于 2014-8-5 09:27

登录/注册后可看大图

哦。谢谢。那这个格式应该是对的，谢谢！

icfbicfb · 发表于 2014-8-5 10:43:52

如果是做lvs， $PINS 是可以被calibre认识的，这个是calibre认识的spice格式，

如果你要标准spice 给仿真器， $PINS 可能是不行，要用-i

ttliu · 发表于 2015-5-12 19:32:54

谢谢分享。

yi4105635 · 发表于 2015-9-10 11:41:57

回复 1# ICSYS

您没用-s这个选项吗？我用您的方法做了会报警告，说是一些标准单元没进去吧
warning：No module declaration for module DFFSX1 first encountered in module trng
不知道为何。总感觉不太对。。

1027199631 · 发表于 2017-12-1 20:54:36

回复 3# zero_0

使用v2lvs -i转换的.cdl与原先的门级网表连接关系不一致了（lib.v的端口顺序与lib.cdl中的端口顺序不一致），导致由此得到的.cdl导入cadence时连接关系错乱了，该怎么解决？

nilaomu · 发表于 2017-12-19 10:06:49

学习了!!!!!!!!!

wlmwxm · 发表于 2019-4-4 11:07:08

版主说的对，经实验成功

[求助] v2lvs转spice网表时的问题【已解决】

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3