在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: leishangwen

[原创] OpenMIPS教学版(VerilogHDL)v1.0,全网首发!!

[复制链接]
发表于 2017-2-3 23:58:56 | 显示全部楼层
非常感谢!多的本土开源就会让更多人受益。就像特权FPGA、原子STM32,对国内还是有一点点影响的。希望有更多的人也学习微处理器,国家的数字集成电路可能会更好一点点
发表于 2017-4-28 21:33:42 | 显示全部楼层
非常感谢你
发表于 2017-5-4 18:01:21 | 显示全部楼层
kankan
发表于 2017-5-12 17:06:56 | 显示全部楼层
好帖支持!!!
发表于 2017-5-15 16:55:49 | 显示全部楼层
好厉害,点赞!!
发表于 2017-6-16 00:21:24 | 显示全部楼层
非常好啊!!谢谢
发表于 2017-6-16 16:01:22 | 显示全部楼层
Thanks for shareing.
发表于 2017-6-16 17:56:29 | 显示全部楼层

你说得对,所以为了减小译码器的延时,一般读寄存器(含数据前推)数据之后不要再对该数据做进一步处理了。
发表于 2017-8-8 01:56:46 | 显示全部楼层
很赞很赞~~~
发表于 2017-9-13 16:52:50 | 显示全部楼层
顶一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:19 , Processed in 0.027324 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表