在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: 236829635

[求助] 数字滤波器Verilog代码

[复制链接]
发表于 2018-5-16 14:00:38 | 显示全部楼层
楼主好人一生平安
发表于 2021-11-18 16:41:41 | 显示全部楼层
很简单的
发表于 2021-11-19 10:07:13 | 显示全部楼层
直接型fir滤波器很简单,就是一个卷积,相乘然后累加,直接型结构需要一定的运算周期,书上有讲各种优化算法,fpga里面也有fir滤波器IPCore可以使用,具体如何做,看lz的应用场景。
IIR滤波器(阶数少的)就是根据数学公式,做加减乘除,需要用到乘除法器,这个自己写也可以。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:59 , Processed in 0.017993 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表