在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6313|回复: 12

[求助] 数字滤波器Verilog代码

[复制链接]
发表于 2013-12-3 10:28:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
哪位大侠写过数字滤波器的verilog代码。要求可综合。FIR和IIR都可以。
发表于 2013-12-3 22:29:01 | 显示全部楼层
实际上,现在都用IP核做FIR,资源和速度ip核都做的不错,自己写高质量的FIR代码,主要就是要考虑几个时钟处理一个点
 楼主| 发表于 2013-12-4 23:09:07 | 显示全部楼层
你说的是哪里的IP核?IP核不也是自己写的Verilog代码么
发表于 2013-12-4 23:19:27 | 显示全部楼层
老大,QQ聊天啊,还在不在啊!
发表于 2013-12-5 10:47:09 | 显示全部楼层
网上搜,可以找到的
发表于 2013-12-6 16:58:36 | 显示全部楼层
什么结构的滤波器
发表于 2013-12-6 17:56:30 | 显示全部楼层
好多书上都有的吧
发表于 2014-3-5 10:51:56 | 显示全部楼层
求推荐基本专门讲CIC滤波器设计的资料啊
发表于 2014-3-6 16:33:42 | 显示全部楼层
回复 8# Eeking


   CIC的资料网上很多啊,再不行把IP核的DATASHEET打开看看也是可以的
发表于 2014-3-10 21:58:44 | 显示全部楼层
就是输入数据和滤波器系数作卷积就可以了啊。
将输入数据移位得存入和滤波器系数一样多的寄存器里面,然后将寄存器中的值和系数对应相乘,将相乘以后的数据相加,寄存输出就好了。
如果乘加在一个时钟周期不能满足时序要求,可以乘法以后寄存后相加。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 09:28 , Processed in 0.034721 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表